22 de abril de 2004

INEL 4215

Fecha de entrega: Lunes, 10 de mayo de 2004, hora de la clase

DISEÑO DE UN CPU

Descripción general del proyecto

En este proyecto se diseñará el CPU de un procesador RISC. Debe simularse en VHDL.

El CPU consiste de una unidad de control, data path, bus, ALU, registros, instruction register, interfase a la memoria, y condition code logia. No implementaremos instrucciones de shift. Tenemos una computadora RISC, versión reducida del SRC. La llamaremos ArqS04. Tiene 4 registros de 8 bits cada uno, un instruction set de 8 instrucciones, program counter de 3 bits, instruction register de 8 bits, y la memoria son 8 localizaciones de 8 bits cada una.

Instrucciones

Instrucción	Formato de la Instrucción	Opcode	Uso	Operación
nop		000	Does nothing
ld		001	ld ra, c3	R[ra] = M[C3]
st		010	st ra, c3	M[c2] = R[ra]
add		011	add, ra, rb	R[ra] = R[ra] + R[rb]
br		100	br ra, rb, c1	If cond is true PC = 3 least significant bits of R[rb] Condition: c1=0, R[rb] = 0 c1=1, R[rb] > 0
and		101	and ra, rb	R[ra] = R[ra] ^ R[rb]
not		110	not ra, rb	R[ra] =
stop		111	Halt machine

No se implementará memoria. Diseñe el CPU y sus partes correspondientes usando VHDL para la simulación. La anteportada del libro presenta el diseño de un CPU.

Deben leer capítulo 4 (diseño del data path, bus, control unit) y el capítulo 6 (diseño de ALU).

Tareas

1. Formar un grupo
2. Seleccionar el nombre del grupo
3. Seleccionar al líder del grupo
4. Establecer fechas para reuniones regulares
5. Diagrama de bloque del CPU
6. Listar tareas
7. Dividir las tareas entre los miembros del grupo.
8. Leer el material correspondiente a la tarea.
9. Codificar en VHDL
10. Unir las partes
11. Correr la simulación
12. Escribir reporte.

Habrá HAPPY HOUR. No habrán presentaciones.

Reporte

El reporte de su trabajo debe incluir, como mínimo, las siguientes partes:

• Página de título (Integrantes)
• Resumen (Abstract)
• Tabla de Contenido
• Discusión
• Descripción del funcionamiento general del CPU.
• Diagrama de bloque del ArqS04.
• Descripción de los bloques
• Al menos 6 simulaciones y “timings”del CPU.
• Asignación de tareas y responsabilidades de los miembros del grupo.
• Conclusiones
• Referencias
• Apéndices
• Apéndice A: Código VHDL.
• Apéndice B: Disco o CD con el archivo/ archivos para la simulación.

Nota

Los grupos de trabajo pueden ser entre secciones. Hasta 5 integrantes por grupo.